Guia de projetos com LiteLink

O LiteLink é uma solução revolucionária para conexão telefônica com isolação e híbrida sem transformador com ampla aceitação no mercado nacional e internacional.
Trata-se de um componente robusto, confiável, preciso, compacto e de baixo custo.

Porém, para seu correto funcionamento, como em qualquer circuito analógico, deve ser tomada uma série de precauções no projeto eletrônico e no layout de PCI. Este artigo foi elaborado pela Mastertronics com a finalidade oferecer informações valiosas para aqueles que pretendem aplicar a solução Litelink.

1. Considerações sobre isolação

1.1 Isolação interna:

O LiteLink garante uma isolação mínima de 3000Vrms entre o lado do circuito hospedeiro (conexões nos pinos 1 a 16) e o lado telefônico (pinos 17 a 32).

1.2 Barreira de isolação na PCI:

Uma barreira de isolação em circuito impresso (mínimo 2,5mm) passando por baixo do CI deve ser implementada. Nesta região não deve haver outros componentes ou trilhas. Componentes e trilhas de um lado não podem invadir a área do outro lado sob pena de não garantir isolação e de permitir entrada de ruídos em modo comum.

Pode ser usada PCI de 4 camadas, tendo o cuidado de deixar vazia a barreira em todos as camadas.

exemplo de layout com LiteLink mostrando os dois planos
de terra

1.3 Capacitores de snoop:

Os capacitores de snoop (circuito de detecção de ring C7 e C8 de 220pF) são uma via paralela ao LiteLink quanto ao cruzamento entre um lado e outro desta barreira. Esses capacitores devem ser construídos sobre a barreira e perpendicularmente a esta. Embora o datasheet mencione 2kV, a prática mostra que estes capacitores podem ser de apenas 500V, que são mais fáceis de se obter.

1.4 Dimensões das trilhas:

Os possíveis potenciais (transientes) de modo diferencial na linha telefônica exigem também que os pares de trilhas/componentes que possam possuir entre si este potencial devem manter um afastamento mínimo de 1,4mm.
A largura de trilhas no lado telefônico deve ser de no mínimo 0,6mm para que não atue como fusível na ocorrência de transientes que se descarreguem sobre a proteção por varistor, TVS ou sidactor usado. As trilhas TIP e RING podem ser em faces opostas, em paralelo, já que uma PCI FR4 de 1,6mm suporta 60kV.

2. Desacoplamentos de ruído

Embora isso não afete o funcionamento do LiteLink, há uma grande preocupação quanto à emissão de ruído emitido ao par telefônico. O LiteLink por si só não emite ruído significativo, por ser um componente analógico, porém, no lado do circuito hospedeiro podem haver fontes de ruído tais como clocks de alta velocidade, desacoplamento deficiente em fontes de alimentação e aterramentos ineficazes, e estes ruídos podem atravessar os circuitos do LiteLink em direção à linha telefônica.

2.1 Clocks de alta velocidade:

Aqui valem os tradicionais cuidados de reduzir harmônicos em sinais rápidos, tais como filtros ou resistores em série com os geradores ou osciladores. Podem ser empregados CIs para redução de EMI irradiada, tais como os da Alliance Semiconductors (www.alsc.com/products/emi.htm).

2.2 Desacoplamentos na alimentação:

Bons circuitos de desacoplamento de alimentação dos CIs são também eficientes tanto contra EMI conduzida como irradiada. Para o LiteLink é vital o uso de um filtro pi com capacitores e beads de ferrite o mais próximos possíveis da alimentação (pino 1) e terra (pino 7) para evitar também o ingresso de ruídos da fonte e/ou circuito digital no sinal analógico. Um regulador DC 3,3V ou 5,0V exclusivo ao LiteLink também é uma boa solução, podendo dispensar o bead de ferrite. Isso ajuda também a eliminar interferências que podem ser transmitidas da alimentação ao sinal recebido RX. Capacitores de desacoplamento de baixo RDS ajudam, como os de tântalo ou cerâmicos acima de 10uF. A Clare recomenda os circuitos abaixo para a alimentação do LiteLink. O da esquerda para situações gerais e o da direita para fontes com características de ruído particulares.

2.3 Distribuição de aterramento:

Devem-se manter os terras analógicos e digitais separados e juntá-los apenas a um ponto próximo à fonte. Use trilhas largas na alimentação para reduzir impedâncias (>1,3mm).

Conforme mencionado no item 1.2, no Litelink é imprescindível adotar-se um plano de terra (face solda) que cubra todos os pinos 1 a 16 e ligá-lo o mais curto possível ao pino 7 (GND). Da mesma forma, deve haver outro plano de terra cobrindo os pinos 17 a 32 e ligado ao pino 20 (BR-). Estes dois planos de terra devem estar afastados de 2,5mm, respeitando a rigidez dielétrica necessária para os 3000Vrms.

2.4 Filtro contra EMI na linha telefônica:

Adicionalmente aos cuidados mencionados acima, pode-se incluir um filtro na linha telefônica com beads de ferrite em série com as linhas TIP e RING e capacitores de desacoplamento à massa do equipamento, se estiverem acessíveis. Estes capacitores devem ser de 2kV e seu valor deve ser escolhidos conforme o grau de filtragem desejado (entre 100pF e 1nF). Escolhem-se ferrites com impedância máxima na freqüência de interesse e com capacidade para os 120mA da linha.

3. Gerenciamento térmico

A dissipação de energia do Litelink é desprezível. Porém o FET CPC5602C pode requerer área de dissipação em placa se for para aplicação em impedância reativa (European TBR-21), podendo dissipar até 2W. Sugere-se fazer o dissipador com o cobre da PCI usando-se ambas as faces com alguns furos de passagem para transferência térmica, aumento de área de contato com ar, e para circulação de ar. Para aplicações resistivas (North América/JATE) a dissipação é suficientemente baixa para poder usar somente o foot-print convencional. Com TBR-21, para uma temperatura ambiente máxima de 45oC é necessária uma área de 2,2cm2 em ambas as faces, com cobre de 70mm.

4. Dicas adicionais